D 触发器是一种时序逻辑电路，具有数据输入端 D、时钟输入端 CK 和数据输出端 Q。若将 D 触发器的 Q 端反相之后连到 D 端，则在每次 CK 上升沿到来时会发生什么？

将D触发器的输出端Q反相后（即把相反的信号）反馈连接到输入端D，就构成了一个经典的T型（Toggle）触发器电路。 在这种配置下，每次时钟（CK）上升沿到来时，D端读取到的总是上一次输出的相反状态，因此Q端的状态会在每次上升沿发生一次翻转（0变1，或1变0）。 要完成一个完整的输出周期（例如从0变1，再从1变回0），需要经历两次时钟翻转（两个上升沿）。因此，输出信号的周期是输入时钟周期的两倍，即频率减半，这种现象在数字电路中被称为“2分频”。